Département d'Electronique

Permanent URI for this collection

https://dspace.ummto.dz/handle/ummto/10

Browse

Browsing Département d'Electronique by Subject "Arbre de défaillance"

Now showing 1 - 1 of 1
  • Thumbnail Image
    Item
    Modélisation et analyse de sûreté des systèmes par arbre de défaillance
    (Université Mouloud Mammeri, 2011-12-11) Belal, Smail
    L'arbre de défaillance ( AdD) est une technique d'ingénierie bien connue et largement utilisée dans les études de Sûreté de fonctionnement des systèmes. Elles consiste à modéliser le système par ses ensembles minimaux. Depuis 1961 qui voit naître ce concept, un grand nombre d'algorithmes pour la recherche des ensembles minimaux ont été développés. Deux algorithmes sont cités comme référence, ce sont l'algorithme MOCUS de Fussel et Vesely pour les AdD cohérents et l'algorithme de Kumamoto et Henley pour les AdD non cohérents. L'inconvénient majeur induit par cette technique (AdD) réside dans l'espace mémoire requis au stockage de tous les ensembles minimaux obtenus et au temps d’exécution qui peut s'avérer alors prohibitif. ceci se produit notamment, lors du traitement d'arbres de grande taille. pour améliorer la performances de ces algorithmes, l'effort des chercheurs a surtout porté sur l'étape de réduction. en effet, cette dernière reste celle qui consomme le plus de temps à cause du nombre de comparaisons nécessaires pour l'obtention des ensembles minimaux. nous nous sommes intéressés dans notre travail à l'algorithme de Kumamoto et Henley auquel nous avons apporté une amélioration. l'atout majeur de notre approche, est que lors de la recherche des ensembles (implicants), un certain nombre d'entre eux ne sont pas calculés. ainsi, la réduction portera sur un nombre de termes plus restreint. à travers des exemples d'application nous montrons que cette nouvelle approche permet un gain important en espace mémoire et en temps d'exécution.